Feasibility and Definition of a Triple Core Lockstep ARM System-on-Chip for Space Applications

Informazioni relative al progetto

TCLS ARM FOR SPACE

ID dell’accordo di sovvenzione: 640354

DOI

10.3030/640354

Progetto chiuso

Data della firma CE 17 Novembre 2014

Data di avvio 1 Febbraio 2015

Data di completamento 28 Febbraio 2017

Finanziato da

• INDUSTRIAL LEADERSHIP - Leadership in enabling and industrial technologies – Space

Costo totale

€ 1 027 337,50

Contributo UE

€ 1 027 337,50

Coordinato da

AIRBUS DEFENCE AND SPACE GMBH
Germany

CORDIS fornisce collegamenti ai risultati finali pubblici e alle pubblicazioni dei progetti ORIZZONTE.

I link ai risultati e alle pubblicazioni dei progetti del 7° PQ, così come i link ad alcuni tipi di risultati specifici come dataset e software, sono recuperati dinamicamente da .OpenAIRE .

Risultati finali

Documents, reports (1)

Demonstrator Architecture description

Websites, patent fillings, videos etc. (1)

Public web site or blog creation and maintenance

Pubblicazioni

Conference proceedings (6)

TCLS ARM for space

Autori: Jean-Luc Poupat; Benoit Leroy, Tim Helfers
Pubblicato in: EUROSPACE - DASIA 2016 - The International Space System Engineering Conference, 2016
Editore: Airbus Defence and Space SAS - Airbus DS GmbH

TCLS arm for space

Autori: Jean-Luc Poupat; Benoit Leroy, Tim Helfers
Pubblicato in: EUROSPACE - DASIA 2015 - The International Space System Engineering Conference, 2015
Editore: Airbus Defence and Space SAS - Airbus DS GmbH

Triple Core Lock Step (TCLS) ARM FOR SPACE

Autori: XabierIturbe, Balaji Venu, EmreOzer
Pubblicato in: ADCSS 2016 - European Space Research and Technology Centre (ESTEC), 2016
Editore: ARM

Soft error vulnerability assessment of the real-time safety-related ARM Cortex-R5 CPU

Autori: Xabier Iturbe, Balaji Venu, Emre Ozer
Pubblicato in: 2016 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2016, Pagina/e 91-96, ISBN 978-1-5090-3623-3
Editore: IEEE
DOI: 10.1109/DFT.2016.7684076

A Triple Core Lock-Step (TCLS) ARM® Cortex®-R5 Processor for Safety-Critical and Ultra-Reliable Applications

Autori: Xabier Iturbe, Balaji Venu, Emre Ozer, Shidhartha Das
Pubblicato in: 2016 46th Annual IEEE/IFIP International Conference on Dependable Systems and Networks Workshop (DSN-W), 2016, Pagina/e 246-249, ISBN 978-1-5090-3688-2
Editore: IEEE
DOI: 10.1109/DSN-W.2016.57

A Fail-Functional Automotive CPU Subsystem Architecture for Mitigating Single Point of Failures

Autori: Balaji Venu, EmreOzer, Xabier Iturbe, Alex Robinson
Pubblicato in: IEEE International Workshop on Automotive Reliability & Test, 2016
Editore: IEEE

Diritti di proprietà intellettuale

Patent (2)

ERROR PROTECTION

Numero candidatura/pubblicazione: US P035800
Data: 2015-09-11
Candidato/i: ARM LIMITED

ERROR DETECTION

Numero candidatura/pubblicazione: GB P04100
Data: 2016-11-04
Candidato/i: ARM LIMITED