Skip to main content
Vai all'homepage della Commissione europea (si apre in una nuova finestra)
italiano italiano
CORDIS - Risultati della ricerca dell’UE
CORDIS

Feasibility and Definition of a Triple Core Lockstep ARM System-on-Chip for Space Applications

CORDIS fornisce collegamenti ai risultati finali pubblici e alle pubblicazioni dei progetti ORIZZONTE.

I link ai risultati e alle pubblicazioni dei progetti del 7° PQ, così come i link ad alcuni tipi di risultati specifici come dataset e software, sono recuperati dinamicamente da .OpenAIRE .

Risultati finali

Pubblicazioni

TCLS ARM for space

Autori: Jean-Luc Poupat; Benoit Leroy, Tim Helfers
Pubblicato in: EUROSPACE - DASIA 2016 - The International Space System Engineering Conference, 2016
Editore: Airbus Defence and Space SAS - Airbus DS GmbH

TCLS arm for space

Autori: Jean-Luc Poupat; Benoit Leroy, Tim Helfers
Pubblicato in: EUROSPACE - DASIA 2015 - The International Space System Engineering Conference, 2015
Editore: Airbus Defence and Space SAS - Airbus DS GmbH

Triple Core Lock Step (TCLS) ARM FOR SPACE

Autori: XabierIturbe, Balaji Venu, EmreOzer
Pubblicato in: ADCSS 2016 - European Space Research and Technology Centre (ESTEC), 2016
Editore: ARM

Soft error vulnerability assessment of the real-time safety-related ARM Cortex-R5 CPU (si apre in una nuova finestra)

Autori: Xabier Iturbe, Balaji Venu, Emre Ozer
Pubblicato in: 2016 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2016, Pagina/e 91-96, ISBN 978-1-5090-3623-3
Editore: IEEE
DOI: 10.1109/DFT.2016.7684076

A Triple Core Lock-Step (TCLS) ARM® Cortex®-R5 Processor for Safety-Critical and Ultra-Reliable Applications (si apre in una nuova finestra)

Autori: Xabier Iturbe, Balaji Venu, Emre Ozer, Shidhartha Das
Pubblicato in: 2016 46th Annual IEEE/IFIP International Conference on Dependable Systems and Networks Workshop (DSN-W), 2016, Pagina/e 246-249, ISBN 978-1-5090-3688-2
Editore: IEEE
DOI: 10.1109/DSN-W.2016.57

A Fail-Functional Automotive CPU Subsystem Architecture for Mitigating Single Point of Failures

Autori: Balaji Venu, EmreOzer, Xabier Iturbe, Alex Robinson
Pubblicato in: IEEE International Workshop on Automotive Reliability & Test, 2016
Editore: IEEE

Diritti di proprietà intellettuale

ERROR PROTECTION

Numero candidatura/pubblicazione: US P035800
Data: 2015-09-11
Candidato/i: ARM LIMITED

ERROR DETECTION

Numero candidatura/pubblicazione: GB P04100
Data: 2016-11-04
Candidato/i: ARM LIMITED

È in corso la ricerca di dati su OpenAIRE...

Si è verificato un errore durante la ricerca dei dati su OpenAIRE

Nessun risultato disponibile

Il mio fascicolo 0 0