Feasibility and Definition of a Triple Core Lockstep ARM System-on-Chip for Space Applications

Informacje na temat projektu

TCLS ARM FOR SPACE

Identyfikator umowy o grant: 640354

DOI

10.3030/640354

Projekt został zamknięty

Data podpisania przez KE 17 Listopada 2014

Data rozpoczęcia 1 Lutego 2015

Data zakończenia 28 Lutego 2017

Finansowanie w ramach

• INDUSTRIAL LEADERSHIP - Leadership in enabling and industrial technologies – Space

Koszt całkowity

€ 1 027 337,50

Wkład UE

€ 1 027 337,50

Koordynowany przez

AIRBUS DEFENCE AND SPACE GMBH
Germany

CORDIS oferuje możliwość skorzystania z odnośników do publicznie dostępnych publikacji i rezultatów projektów realizowanych w ramach programów ramowych HORYZONT.

Odnośniki do rezultatów i publikacji związanych z poszczególnymi projektami 7PR, a także odnośniki do niektórych konkretnych kategorii wyników, takich jak zbiory danych i oprogramowanie, są dynamicznie pobierane z systemu OpenAIRE .

Rezultaty

Documents, reports (1)

Demonstrator Architecture description

Websites, patent fillings, videos etc. (1)

Public web site or blog creation and maintenance

Publikacje

Conference proceedings (6)

TCLS ARM for space

Autorzy: Jean-Luc Poupat; Benoit Leroy, Tim Helfers
Opublikowane w: EUROSPACE - DASIA 2016 - The International Space System Engineering Conference, 2016
Wydawca: Airbus Defence and Space SAS - Airbus DS GmbH

TCLS arm for space

Autorzy: Jean-Luc Poupat; Benoit Leroy, Tim Helfers
Opublikowane w: EUROSPACE - DASIA 2015 - The International Space System Engineering Conference, 2015
Wydawca: Airbus Defence and Space SAS - Airbus DS GmbH

Triple Core Lock Step (TCLS) ARM FOR SPACE

Autorzy: XabierIturbe, Balaji Venu, EmreOzer
Opublikowane w: ADCSS 2016 - European Space Research and Technology Centre (ESTEC), 2016
Wydawca: ARM

Soft error vulnerability assessment of the real-time safety-related ARM Cortex-R5 CPU

Autorzy: Xabier Iturbe, Balaji Venu, Emre Ozer
Opublikowane w: 2016 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2016, Strona(/y) 91-96, ISBN 978-1-5090-3623-3
Wydawca: IEEE
DOI: 10.1109/DFT.2016.7684076

A Triple Core Lock-Step (TCLS) ARM® Cortex®-R5 Processor for Safety-Critical and Ultra-Reliable Applications

Autorzy: Xabier Iturbe, Balaji Venu, Emre Ozer, Shidhartha Das
Opublikowane w: 2016 46th Annual IEEE/IFIP International Conference on Dependable Systems and Networks Workshop (DSN-W), 2016, Strona(/y) 246-249, ISBN 978-1-5090-3688-2
Wydawca: IEEE
DOI: 10.1109/DSN-W.2016.57

A Fail-Functional Automotive CPU Subsystem Architecture for Mitigating Single Point of Failures

Autorzy: Balaji Venu, EmreOzer, Xabier Iturbe, Alex Robinson
Opublikowane w: IEEE International Workshop on Automotive Reliability & Test, 2016
Wydawca: IEEE

Prawa własności intelektualnej

Patent (2)

ERROR PROTECTION

Numer wniosku/publikacji: US P035800
Data: 2015-09-11
Wnioskodawca/wnioskodawcy: ARM LIMITED

ERROR DETECTION

Numer wniosku/publikacji: GB P04100
Data: 2016-11-04
Wnioskodawca/wnioskodawcy: ARM LIMITED