Skip to main content
Weiter zur Homepage der Europäischen Kommission (öffnet in neuem Fenster)
Deutsch Deutsch
CORDIS - Forschungsergebnisse der EU
CORDIS

Feasibility and Definition of a Triple Core Lockstep ARM System-on-Chip for Space Applications

CORDIS bietet Links zu öffentlichen Ergebnissen und Veröffentlichungen von HORIZONT-Projekten.

Links zu Ergebnissen und Veröffentlichungen von RP7-Projekten sowie Links zu einigen Typen spezifischer Ergebnisse wie Datensätzen und Software werden dynamisch von OpenAIRE abgerufen.

Leistungen

Veröffentlichungen

TCLS ARM for space

Autoren: Jean-Luc Poupat; Benoit Leroy, Tim Helfers
Veröffentlicht in: EUROSPACE - DASIA 2016 - The International Space System Engineering Conference, 2016
Herausgeber: Airbus Defence and Space SAS - Airbus DS GmbH

TCLS arm for space

Autoren: Jean-Luc Poupat; Benoit Leroy, Tim Helfers
Veröffentlicht in: EUROSPACE - DASIA 2015 - The International Space System Engineering Conference, 2015
Herausgeber: Airbus Defence and Space SAS - Airbus DS GmbH

Triple Core Lock Step (TCLS) ARM FOR SPACE

Autoren: XabierIturbe, Balaji Venu, EmreOzer
Veröffentlicht in: ADCSS 2016 - European Space Research and Technology Centre (ESTEC), 2016
Herausgeber: ARM

Soft error vulnerability assessment of the real-time safety-related ARM Cortex-R5 CPU (öffnet in neuem Fenster)

Autoren: Xabier Iturbe, Balaji Venu, Emre Ozer
Veröffentlicht in: 2016 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2016, Seite(n) 91-96, ISBN 978-1-5090-3623-3
Herausgeber: IEEE
DOI: 10.1109/DFT.2016.7684076

A Triple Core Lock-Step (TCLS) ARM® Cortex®-R5 Processor for Safety-Critical and Ultra-Reliable Applications (öffnet in neuem Fenster)

Autoren: Xabier Iturbe, Balaji Venu, Emre Ozer, Shidhartha Das
Veröffentlicht in: 2016 46th Annual IEEE/IFIP International Conference on Dependable Systems and Networks Workshop (DSN-W), 2016, Seite(n) 246-249, ISBN 978-1-5090-3688-2
Herausgeber: IEEE
DOI: 10.1109/DSN-W.2016.57

A Fail-Functional Automotive CPU Subsystem Architecture for Mitigating Single Point of Failures

Autoren: Balaji Venu, EmreOzer, Xabier Iturbe, Alex Robinson
Veröffentlicht in: IEEE International Workshop on Automotive Reliability & Test, 2016
Herausgeber: IEEE

Rechte des geistigen Eigentums

ERROR PROTECTION

Antrags-/Publikationsnummer: US P035800
Datum: 2015-09-11
Antragsteller: ARM LIMITED

ERROR DETECTION

Antrags-/Publikationsnummer: GB P04100
Datum: 2016-11-04
Antragsteller: ARM LIMITED

Suche nach OpenAIRE-Daten ...

Bei der Suche nach OpenAIRE-Daten ist ein Fehler aufgetreten

Es liegen keine Ergebnisse vor

Mein Booklet 0 0