3D IC Design Flow for Hybrid-bonding 3D System on Chip

Projektinformationen

H-3D-SOC

ID Finanzhilfevereinbarung: 894805

DOI 10.3030/894805

Projekt abgeschlossen

EK-Unterschriftsdatum 26 März 2020

Startdatum 1 April 2020

Enddatum 31 März 2022

Finanziert unter

• EXCELLENT SCIENCE - Marie Skłodowska-Curie Actions

Gesamtkosten € 178 320,00

EU-Beitrag € 178 320,00

Koordiniert durch

INTERUNIVERSITAIR MICRO-ELECTRONICA CENTRUM
Belgien

CORDIS bietet Links zu öffentlichen Ergebnissen und Veröffentlichungen von HORIZONT-Projekten.

Links zu Ergebnissen und Veröffentlichungen von RP7-Projekten sowie Links zu einigen Typen spezifischer Ergebnisse wie Datensätzen und Software werden dynamisch von OpenAIRE abgerufen.

Veröffentlichungen

Konferenzprotokolle (4)

Design and Optimization of SRAM Macro and Logic Using Backside Interconnects at 2nm node

Autoren: R Chen, G Sisto, A Jourdain, G Hiblot, M Stucchi, N Kakarla, B Chehab, SM Salahuddin, F Schleicher, A Veloso, G Hellings, P Weckx, D Milojevic, G Van der Plas, J Ryckaert, E Beyne
Veröffentlicht in: 2021 IEEE International Electron Devices Meeting (IEDM), Ausgabe yearly, 2021, Seite(n) 22.4. 1-22.4. 4
Herausgeber: IEEE
DOI: 10.1109/iedm19574.2021.9720528

IR-Drop Analysis of Hybrid Bonded 3D-ICs with Backside Power Delivery and μ-& n-TSVs

Autoren: G Sisto, B Chehab, B Genneret, R Baert, R Chen, P Weckx, J Ryckaert, R Chou, G van Der Plas, E Beyne, D Milojevic
Veröffentlicht in: 2021 IEEE International Interconnect Technology Conference (IITC), Ausgabe yearly, 2020, Seite(n) 1~3
Herausgeber: IEEE
DOI: 10.1109/iitc51362.2021.9537541

Design And Sign-off Methodologies For Wafer-To-Wafer Bonded 3D-ICs At Advanced Nodes (invited)

Autoren: Giuliano Sisto; Rongmei Chen; Richard Chou; Geert Van der Plas; Eric Beyne; Rod Metcalfe; Dragomir Milojevic
Veröffentlicht in: 2021 ACM/IEEE International Workshop on System Level Interconnect Prediction (SLIP), Ausgabe yearly, 2022
Herausgeber: IEEE
DOI: 10.1109/slip52707.2021.00011

3D-optimized SRAM Macro Design and Application to Memory-on-Logic 3D-IC at Advanced Nodes

Autoren: R Chen, P Weckx, SM Salahuddin, S-W Kim, G Sisto, G Van der Plas, M Stucchi, R Baert, P Debacker, MH Na, J Ryckaert, D Milojevic, E Beyne
Veröffentlicht in: 2020 IEEE International Electron Devices Meeting (IEDM), Ausgabe yearly, 2020, Seite(n) 15.2. 1-15.2. 4
Herausgeber: IEEE
DOI: 10.1109/iedm13553.2020.9371905

Fachlich begutachtete Artikel (3)

Carbon Nanotube SRAM in 5-nm Technology Node Design, Optimization, and Performance Evaluation—Part II: CNT Interconnect Optimization

Autoren: Rongmei Chen, Lin Chen, Jie Liang, Yuanqing Cheng, Souhir Elloumi, Jaehyun Lee, Kangwei Xu, Vihar P Georgiev, Kai Ni, Peter Debacker, Asen Asenov, Aida Todri-Sanial
Veröffentlicht in: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Ausgabe montly, 2022, Seite(n) 440-448, ISSN 1063-8210
Herausgeber: Institute of Electrical and Electronics Engineers
DOI: 10.1109/tvlsi.2022.3146064

Carbon Nanotube SRAM in 5-nm Technology Node Design, Optimization, and Performance Evaluation—Part I: CNFET Transistor Optimization

Autoren: Rongmei Chen, Lin Chen, Jie Liang, Yuanqing Cheng, Souhir Elloumi, Jaehyun Lee, Kangwei Xu, Vihar P Georgiev, Kai Ni, Peter Debacker, Asen Asenov, Aida Todri-Sanial
Veröffentlicht in: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Ausgabe montly, 2022, Seite(n) 432-439, ISSN 1063-8210
Herausgeber: Institute of Electrical and Electronics Engineers
DOI: 10.1109/tvlsi.2022.3146125

Extended Methodology to Determine SRAM Write Margin in Resistance-Dominated Technology Node

Autoren: Liu, Hsiao-Hsuan, Salahuddin, Shairfe M ; Abdi, Dawit ; Chen, Rongmei ; Weckx, Pieter ; Matagne, Philippe ; Catthoor, Francky
Veröffentlicht in: IEEE TRANSACTIONS ON ELECTRON DEVICES, Ausgabe montly, 2022, Seite(n) 3113 - 3117, ISSN 0018-9383
Herausgeber: Institute of Electrical and Electronics Engineers
DOI: 10.1109/ted.2022.3165738