Progressi della tecnologia miniaturizzata per l'elettronica di consumo
Due dei nove partner hanno formato un cluster chiamato Advanced Printing Group, allo scopo di formare un partenariato integrato in seno al consorzio esistente. Essi si sono specializzati nell'offerta di servizi di formatura a scosse dei wafer alle PMI, che usano tecnologie flip chip e pacchetti CSP al livello di wafer nei loro prodotti. Con prodotti come orologi, pager, telefoni cellulari, macchine fotografiche e videoregistratori, la tecnologia disponibile deve superare le aspettative del cliente, ogni volta e sempre. Ecco perché si doveva ottenere la serigrafia con pasta saldante con deposizione per riduzione di nickel/oro e palladio e galvanoplastica d'oro, che è stata infatti ottenuta dal partenariato in seno al cluster. Più specificamente, il partenariato è stato in grado di dimostrare un metodo efficiente ed economico per la formatura a scosse dei wafer mediante serigrafia di paste prive di piombo. La tecnologia di serigrafia esente da piombo è dunque divenuta una realtà, con progettazioni di wafer che hanno un solco minimo di 200 micron per le configurazioni periferiche e di zona. La serigrafia per paste di tipo 6 ha prodotto altezze di piazzola di 110 micron per insiemi d'area e strutture periferiche. E con i nuovi sviluppi nelle strutture a solco ultra fine, le paste di tipo 7 hanno prodotto altezze di piazzola di appena 45 micron. Inoltre altri chip di test sono stati assemblati su schede FR4 e sono in grado di sopportare cicli termici da meno 55 a 125° C e livelli d'umidità dell'85% a 85° C. Questi continui progressi nell'industria della microelettronica verso un'ulteriore miniaturizzazione significano che flip chip e pacchetti wafer avranno un incremento d'uso nell'elettronica di consumo. Pertanto, con la continua esplosione del mercato delle apparecchiature di comunicazione di consumo, ci si può attendere che le connessioni esenti da piombo siano in grado di sostenere la futura domanda di un'utilizzazione più sana.