Skip to main content

Advanced techniques for high temperature system-on-chip

Article Category

Article available in the folowing languages:

Testowanie układów mikroelektronicznych w wysokiej temperaturze

Dzięki ciągłym ulepszeniom technologii wytwarzania półprzewodników można obecnie wdrażać układy mikroelektroniczne w układach krytycznych stosowanych w przemyśle motoryzacyjnym i lotniczym. Aby zapewnić integralność i niezawodność tych układów, partnerzy projektu ATHIS podjęli się wykonania testów w rzeczywistych warunkach roboczych.

Technologie przemysłowe

Technologia SOI (krzem na izolatorze) została uznana za opłacalne rozwiązanie przy wymianie konwencjonalnych substratów krzemowych (Si) w produkcji układów CMOS (komplementarne układy półprzewodnikowe wykonane w technice metal-tlenek). Technologia SOI zapewnia również izolację dielektryczną oraz znaczną redukcję prądu upływu, dzięki czemu została uznana za preferowaną metodę w projektowaniu różnorodnych układów elektronicznych. Najważniejszym celem projektu ATHIS było zapewnienie niezawodności działania tranzystorów CMOS budowanych na podstawie tej technologii w warunkach przemysłowych, które wykluczają zastosowanie konwencjonalnych technologii półprzewodników. Partnerzy projektu z Université catholique de Louvain w Belgii testowali tranzystory LDMOS (półprzewodniki z poprzecznym rozproszeniem wykonane w technice metal-tlenek) w środowiskach o wysokiej temperaturze, które są typowe dla współczesnych silników. Aby wspomóc uzyskanie wyników pochodzących z symulacji przeprowadzonych za pomocą urządzeń numerycznych, wyprodukowano tranzystor LDMOS, którego struktura osadzona została na niezwykle cienkich warstwach SOI o grubości nieprzekraczającej 80nm. Jest to pierwsze badanie jakościowe zjawiska fizycznego, które wpływa negatywnie na charakterystyki wyjściowe tranzystorów LDMOS na ultracienkich warstwach SOI. W rzeczywistości przy niskich i wysokich napięciach przedniej bramki można zaobserwować różne niepożądane efekty (odpowiednio efekt załamania lub quasi-saturacji). Wyniki dwuwymiarowych (2D) symulacji numerycznych na platformie ATLAS Silvaco wyraźnie wykazały, że należy uwzględnić oba te efekty, co umożliwi niwelację napięć przebicia. Na podstawie dostępnych wyników symulacji i doświadczeń określono wartości optymalne parametrów geometrycznych, takich jak długość i domieszkowanie obszaru dryfu oraz długość płyty obszaru. W celu dalszej poprawy wydajności tranzystorów LDMOS podejmowane są próby uzyskania dodatkowych kompromisów związanych z ich charakterystykami.

Znajdź inne artykuły w tej samej dziedzinie zastosowania