Real Processing in Phase Change Memory

Projektinformationen

Real-PCM-PIM

ID Finanzhilfevereinbarung: 101069336

DOI

10.3030/101069336

Projekt abgeschlossen

EK-Unterschriftsdatum 22 März 2022

Startdatum 1 April 2022

Enddatum 30 September 2023

Finanziert unter

• European Research Council (ERC)

Gesamtkosten

Keine Daten

EU-Beitrag

€ 150 000,00

Koordiniert durch

TECHNION - ISRAEL INSTITUTE OF TECHNOLOGY
Israel

CORDIS bietet Links zu öffentlichen Ergebnissen und Veröffentlichungen von HORIZONT-Projekten.

Links zu Ergebnissen und Veröffentlichungen von RP7-Projekten sowie Links zu einigen Typen spezifischer Ergebnisse wie Datensätzen und Software werden dynamisch von OpenAIRE abgerufen.

Leistungen

Documents, reports (1)

Data Management Plan

Drafting of Data Management Plan

Veröffentlichungen

Peer reviewed articles (4)

AritPIM: High-Throughput In-Memory Arithmetic

Autoren: Orian Leitersdorf; Dean Leitersdorf; Jonathan Gal; Mor Dahan; Ronny Ronen; Shahar Kvatinsky
Veröffentlicht in: IEEE Transactions on Emerging Topics in Computing (TETC), 2023, ISSN 2168-6750
Herausgeber: IEEE Computer Society
DOI: 10.1109/TETC.2023.3268137

FourierPIM: High-throughput in-memory Fast Fourier Transform and polynomial multiplication

Autoren: Orian Leitersdorf, Yahav Boneh, Gonen Gazit, Ronny Ronen, Shahar Kvatinsky
Veröffentlicht in: Memories - Materials, Devices, Circuits and Systems, 2023, ISSN 2773-0646
Herausgeber: Elsevier
DOI: 10.48550/arXiv.2304.02336

Stateful Logic Using Phase Change Memory

Autoren: Hoffer, Barak; Wainstein, Nicolas; Neumann, Christopher M.; Pop, Eric; Yalon, Eilam; Kvatinsky, Shahar; Hoffer, Barak
Veröffentlicht in: IEEE Journal on Exploratory Solid-State Computational Devices and Circuits, 2022, ISSN 2329-9231
Herausgeber: IEEE
DOI: 10.48550/arXiv.2212.14377

Experimental Demonstration of Non-Stateful In-Memory Logic with 1T1R OxRAM Valence Change Mechanism Memristors

Autoren: Henriette Padberg, Amir Regev, Giuseppe Piccolboni, Alessandro Bricalli, Gabriel Molas, Jean Francois Nodin, Shahar Kvatinsky
Veröffentlicht in: IEEE Transactions on Circuits and Systems II: Express Briefs, 2023, ISSN 1558-3791
Herausgeber: Institute of Electrical and Electronics Engineers
DOI: 10.48550/arXiv.2310.16843

Conference proceedings (4)

On Consistency for Bulk-Bitwise Processing-in-Memory

Autoren: B. Perach, R. Ronen, and S. Kvatinsky
Veröffentlicht in: 2023 IEEE International Symposium on High-Performance Computer Architecture (HPCA), 2023, ISSN 2378-203X
Herausgeber: IEEE
DOI: 10.48550/arXiv.2211.07542

Enabling Relational Database Analytical Processing in Bulk-Bitwise Processing-In-Memory

Autoren: Perach, Ben; Ronen, Ronny; Kvatinsky, Shahar
Veröffentlicht in: IEEE International System-on-Chip Conference (SOCC), 2023, ISSN 2164-1706
Herausgeber: IEEE
DOI: 10.48550/arXiv.2302.01675

Performing Stateful Logic Using Spin-Orbit Torque (SOT) MRAM

Autoren: Barak Hoffer, Shahar Kvatinsky
Veröffentlicht in: IEEE International Conference on Nanotechnology (NANO), 2022
Herausgeber: IEEE
DOI: 10.48550/arXiv.2208.00741

Accelerating Relational Database Analytical Processing with Bulk-Bitwise Processing-in-Memory

Autoren: Ben Perach, Ronny Ronen, Shahar Kvatinsky
Veröffentlicht in: IEEE interregional NEWCAS Conference, 2023, ISBN 979-8-3503-0024-6
Herausgeber: IEEE
DOI: 10.48550/arXiv.2307.00658