Real Processing in Phase Change Memory

Informacje na temat projektu

Real-PCM-PIM

Identyfikator umowy o grant: 101069336

DOI

10.3030/101069336

Projekt został zamknięty

Data podpisania przez KE 22 Marca 2022

Data rozpoczęcia 1 Kwietnia 2022

Data zakończenia 30 Września 2023

Finansowanie w ramach

• European Research Council (ERC)

Koszt całkowity

Brak danych

Wkład UE

€ 150 000,00

Koordynowany przez

TECHNION - ISRAEL INSTITUTE OF TECHNOLOGY
Israel

CORDIS oferuje możliwość skorzystania z odnośników do publicznie dostępnych publikacji i rezultatów projektów realizowanych w ramach programów ramowych HORYZONT.

Odnośniki do rezultatów i publikacji związanych z poszczególnymi projektami 7PR, a także odnośniki do niektórych konkretnych kategorii wyników, takich jak zbiory danych i oprogramowanie, są dynamicznie pobierane z systemu OpenAIRE .

Rezultaty

Documents, reports (1)

Data Management Plan

Drafting of Data Management Plan

Publikacje

Peer reviewed articles (4)

AritPIM: High-Throughput In-Memory Arithmetic

Autorzy: Orian Leitersdorf; Dean Leitersdorf; Jonathan Gal; Mor Dahan; Ronny Ronen; Shahar Kvatinsky
Opublikowane w: IEEE Transactions on Emerging Topics in Computing (TETC), 2023, ISSN 2168-6750
Wydawca: IEEE Computer Society
DOI: 10.1109/TETC.2023.3268137

FourierPIM: High-throughput in-memory Fast Fourier Transform and polynomial multiplication

Autorzy: Orian Leitersdorf, Yahav Boneh, Gonen Gazit, Ronny Ronen, Shahar Kvatinsky
Opublikowane w: Memories - Materials, Devices, Circuits and Systems, 2023, ISSN 2773-0646
Wydawca: Elsevier
DOI: 10.48550/arXiv.2304.02336

Stateful Logic Using Phase Change Memory

Autorzy: Hoffer, Barak; Wainstein, Nicolas; Neumann, Christopher M.; Pop, Eric; Yalon, Eilam; Kvatinsky, Shahar; Hoffer, Barak
Opublikowane w: IEEE Journal on Exploratory Solid-State Computational Devices and Circuits, 2022, ISSN 2329-9231
Wydawca: IEEE
DOI: 10.48550/arXiv.2212.14377

Experimental Demonstration of Non-Stateful In-Memory Logic with 1T1R OxRAM Valence Change Mechanism Memristors

Autorzy: Henriette Padberg, Amir Regev, Giuseppe Piccolboni, Alessandro Bricalli, Gabriel Molas, Jean Francois Nodin, Shahar Kvatinsky
Opublikowane w: IEEE Transactions on Circuits and Systems II: Express Briefs, 2023, ISSN 1558-3791
Wydawca: Institute of Electrical and Electronics Engineers
DOI: 10.48550/arXiv.2310.16843

Conference proceedings (4)

On Consistency for Bulk-Bitwise Processing-in-Memory

Autorzy: B. Perach, R. Ronen, and S. Kvatinsky
Opublikowane w: 2023 IEEE International Symposium on High-Performance Computer Architecture (HPCA), 2023, ISSN 2378-203X
Wydawca: IEEE
DOI: 10.48550/arXiv.2211.07542

Enabling Relational Database Analytical Processing in Bulk-Bitwise Processing-In-Memory

Autorzy: Perach, Ben; Ronen, Ronny; Kvatinsky, Shahar
Opublikowane w: IEEE International System-on-Chip Conference (SOCC), 2023, ISSN 2164-1706
Wydawca: IEEE
DOI: 10.48550/arXiv.2302.01675

Performing Stateful Logic Using Spin-Orbit Torque (SOT) MRAM

Autorzy: Barak Hoffer, Shahar Kvatinsky
Opublikowane w: IEEE International Conference on Nanotechnology (NANO), 2022
Wydawca: IEEE
DOI: 10.48550/arXiv.2208.00741

Accelerating Relational Database Analytical Processing with Bulk-Bitwise Processing-in-Memory

Autorzy: Ben Perach, Ronny Ronen, Shahar Kvatinsky
Opublikowane w: IEEE interregional NEWCAS Conference, 2023, ISBN 979-8-3503-0024-6
Wydawca: IEEE
DOI: 10.48550/arXiv.2307.00658