Eine Methode zur Verifikation von Mixed-Signal-ASIC
Autorzy:
A. Breitenreiter, J. López, P. Reviriego, D. González and M. Krstic
Opublikowane w:
Proceedings Testmethoden und Zuverlässigkeit von Schaltungen und Systemen (TuZ 2017), 2017, Strona(/y) 73-76
Wydawca:
VDE Verlag
SEPHY: An Ethernet Physical Layer Transceiver for Space
Autorzy:
J. Lopez, P. Reviriego, M. Sanchez-Renedo, V. Petrovic, J.F. Dufour, J.S. Weil
Opublikowane w:
Proc. 6th International Workshop on Analogue and Mixed-Signal Integrated Circuits for Space Applications (AMICSA 2016), 2016, Strona(/y) 126-127
Wydawca:
none
An Automated Design and Verification Flow for Fault-Tolerant ASICs
Autorzy:
A. Breitenreiter, M. Krstic
Opublikowane w:
Proceedings Biannual European - Latin American Summer School on Design, Test and Reliability (BELAS 2017), 2017
Wydawca:
none
A Methodology to Verify Digital IP's within Mixed-Signal Systems
(odnośnik otworzy się w nowym oknie)
Autorzy:
Navaneetha Channiganathota Manjappa, Anselm Breitenreiter, Markus Ulbricht, Milos Krstic
Opublikowane w:
2018 IEEE 21st International Symposium on Design and Diagnostics of Electronic Circuits & Systems (DDECS), 2018, Strona(/y) 162-165, ISBN 978-1-5386-5754-6
Wydawca:
IEEE
DOI:
10.1109/ddecs.2018.00036
Flip-Flop SEUs Mitigation through Partial Hardening of Internal Latch and Adjustment of Clock Duty Cycle
(odnośnik otworzy się w nowym oknie)
Autorzy:
Yuanqing Li, Anselm Breitenreiter, Marko Andjelkovic, Oliver Schrape, Milos Krstic
Opublikowane w:
2018 IEEE 21st International Symposium on Design and Diagnostics of Electronic Circuits & Systems (DDECS), 2018, Strona(/y) 9-14, ISBN 978-1-5386-5754-6
Wydawca:
IEEE
DOI:
10.1109/ddecs.2018.00009
A 10/100 Ethernet Transceiver for Space Applications
Autorzy:
J. Lopez, J. Torreño, U. Gutierro, P. Reviriego, E. Pun, A. Breitenreiter, Y. Li, M. Krstic
Opublikowane w:
7th International Workshop on Analogue and Mixed-Signal Integrated Circuits for Space Applications (AMICSA 2018), 2018
Wydawca:
none