Skip to main content
Vai all'homepage della Commissione europea (si apre in una nuova finestra)
italiano italiano
CORDIS - Risultati della ricerca dell’UE
CORDIS

EDA tools for Secure and Reliable High Level Synthesis Implementations

Descrizione del progetto

Garantire la sicurezza e l’affidabilità dell’hardware negli strumenti di automazione del design elettronico

La protezione dei dati non è l’unica preoccupazione per la sicurezza informatica: gli attacchi hardware possono avere effetti altrettanto deleteri. Il trasporto ritardato o difettoso di dati all’interno dei componenti hardware può avere conseguenze serie, persino pericolose per la vita: per l’Internet delle cose, le auto a guida autonoma e la medicina remota, l’affidabilità è una delle principali preoccupazioni. Gli acceleratori hardware sono sempre più utilizzati per soddisfare le esigenze di tecnologie all’avanguardia. Essi offrono determinate attività su elementi hardware specializzati per migliorare l’efficienza rispetto all’utilizzo di una sola CPU generica. La sintesi di alto livello (HLS, High Level Synthesis), uno strumento di automazione del design elettronico (EDA, Electronic Design Automation), prende descrizioni funzionali di alto livello di un progetto per trasformarlo in un progetto di livello di trasferimento del registro (RTL, Register-Transfer Level). Il progetto SecuReHLS, finanziato dall’UE, sta sviluppando strumenti EDA che consentiranno l’inserimento razionale e automatizzato di protezioni durante un flusso HLS per ottenere automaticamente descrizioni RTL sicure e affidabili.

Obiettivo

System on Chip (SoC) and Internet of Things (IoT) hardware accelerators are increasingly used in secure and critical applications, such as medical and automotive. For this reason, they need to have high levels of security and reliability at the same time. Hardware attacks are a serious threat for the security of hardware accelerators. Among them, Fault Attacks and Side Channel Attacks can breach even protected devices. Furthermore, injection of errors due to harsh environments may even lead to catastrophic failures of such accelerators. These threats are usually not concurrently addressed since their corresponding protections are not always compatible to each other. In a context, where designers use High Level Synthesis (HLS) flows to increase the productivity of designing hardware accelerators they must also ensure that security and reliability protections are taken into account by the HLS tools.
In order to enable HLS flows to be the flow of choice for secure and reliable devices, we propose to provide to SoC and IoT designers, Electronic Design Automation (EDA) tools, capable to evaluate, improve and automate the insertion of protections during an HLS flow. Initially we will study the effects of HLS flows on the synthesis of manually protected high level descriptions. Afterwards, we will address concurrently security and reliability by automating the integration of compatible, countermeasures and mitigation techniques, inside the HLS flow, so as to automatically obtain secure and reliable RTL descriptions. Such tools and methodologies will help to minimize the corresponding overheads for protecting against each threat, while at the same time they will maintain the productivity of the HLS flow at high levels during the design of secure and reliable hardware accelerators.

Campo scientifico (EuroSciVoc)

CORDIS classifica i progetti con EuroSciVoc, una tassonomia multilingue dei campi scientifici, attraverso un processo semi-automatico basato su tecniche NLP. Cfr.: Il Vocabolario Scientifico Europeo.

È necessario effettuare l’accesso o registrarsi per utilizzare questa funzione

Programma(i)

Programmi di finanziamento pluriennali che definiscono le priorità dell’UE in materia di ricerca e innovazione.

Argomento(i)

Gli inviti a presentare proposte sono suddivisi per argomenti. Un argomento definisce un’area o un tema specifico per il quale i candidati possono presentare proposte. La descrizione di un argomento comprende il suo ambito specifico e l’impatto previsto del progetto finanziato.

Meccanismo di finanziamento

Meccanismo di finanziamento (o «Tipo di azione») all’interno di un programma con caratteristiche comuni. Specifica: l’ambito di ciò che viene finanziato; il tasso di rimborso; i criteri di valutazione specifici per qualificarsi per il finanziamento; l’uso di forme semplificate di costi come gli importi forfettari.

MSCA-IF - Marie Skłodowska-Curie Individual Fellowships (IF)

Vedi tutti i progetti finanziati nell’ambito di questo schema di finanziamento

Invito a presentare proposte

Procedura per invitare i candidati a presentare proposte di progetti, con l’obiettivo di ricevere finanziamenti dall’UE.

(si apre in una nuova finestra) H2020-MSCA-IF-2019

Vedi tutti i progetti finanziati nell’ambito del bando

Coordinatore

UNIVERSITY OF PIRAEUS RESEARCH CENTER
Contributo netto dell'UE

Contributo finanziario netto dell’UE. La somma di denaro che il partecipante riceve, decurtata dal contributo dell’UE alla terza parte collegata. Tiene conto della distribuzione del contributo finanziario dell’UE tra i beneficiari diretti del progetto e altri tipi di partecipanti, come i partecipanti terzi.

€ 165 085,44
Indirizzo
AL. PAPANASTASIOU 91
185 33 PIRAEUS
Grecia

Mostra sulla mappa

Regione
Αττική Aττική Πειραιάς
Tipo di attività
Higher or Secondary Education Establishments
Collegamenti
Costo totale

I costi totali sostenuti dall’organizzazione per partecipare al progetto, compresi i costi diretti e indiretti. Questo importo è un sottoinsieme del bilancio complessivo del progetto.

€ 165 085,44
Il mio fascicolo 0 0