Skip to main content
Przejdź do strony domowej Komisji Europejskiej (odnośnik otworzy się w nowym oknie)
polski pl
CORDIS - Wyniki badań wspieranych przez UE
CORDIS

Mont-Blanc 2020, European scalable, modular and power efficient HPC processor

Opis projektu

Europejskie procesory zapoczątkują erę europejskich superkomputerów eksaskalowych

Wzmocnienie europejskiego potencjału przemysłowego w zakresie projektowania procesorów przyczyni się do rozwoju przyszłych układów na potrzeby superkomputerów eksaskalowych. Celem finansowanego przez UE projektu Mont-Blanc 2020 jest opracowanie energooszczędnego procesora zdolnego do obsługi obliczeń wielkiej skali (ang. high-performance computing, HPC) i obciążeń serwerowych. Procesor będzie bardziej wszechstronny, niezawodny i bezpieczny, a jednocześnie będzie oferował lepszą ogólną wydajność. Aby zrealizować ten cel, zespół projektu opracuje metodologię projektowania opartego na współpracy w celu weryfikacji i optymalizacji infrastruktury systemu na chipie, wprowadzenia zaawansowanych technologicznie rozwiązań w celu zwiększenia wydajności rzeczywistych aplikacji i uzyskania przewagi konkurencyjnej. Ponadto w ramach projektu powstaną prawa własności intelektualnej związane z procesorem na potrzeby superkomputerów.

Cel

The Mont-Blanc 2020 (MB2020) project ambitions to initiate the development of a future low-power European processor for Exascale. MB2020 lays the foundation for a European consortium aiming at delivering a processor with great energy efficiency for HPC and server workloads. A first generation product is scheduled in the 2020 time frame.

Our target is to reach exascale-level power efficiency (50 Gflops/Watt at processor level) with a second generation planned for 2022. Therefore, we will, within MB2020:
1. define a low-power System-on-Chip (SoC) implementation targeting Exascale, with built-in security and reliability features;
2. introduce strong innovations to improve efficiency with real-life applications and to outperform competition (vector instruction implementation, memory latency and bandwidth, power management, 2.5D integration);
3. develop key modules (IPs) needed for this implementation;
4. provide a working prototype demonstrating MB2020 key components and system level simulations, with a co-design approach based on real-life applications;
5. explore the reuse of these building blocks to serve other markets than HPC.

Our key choices are:
a) To use the ARM ISA (Instruction Set Architecture) because its has strong technological relevance and it offers a dynamic ecosystem, which is needed to deliver the system software and applications mandatory for successful market acceptance.
b) To design, implement or leverage new technologies (Scalable Vector Extension, NoC, High Bandwidth Memory, Power Management, …) as well as innovative packaging technologies to improve the versatility, performance, power efficiency, reliability, and security of the processor.
c) To improve on the economic sustainability of processor development through a modular design that allows to retarget our SoC for different markets.

Dziedzina nauki (EuroSciVoc)

Program(-y)

Temat(-y)

System finansowania

RIA - Research and Innovation action

Wyświetl wszystkie projekty finansowane w ramach tego programu finansowania

Zaproszenie do składania wniosków

(odnośnik otworzy się w nowym oknie) H2020-ICT-2016-2017

Wyświetl wszystkie projekty finansowane w ramach tego zaproszenia

Koordynator

BULL SAS
Wkład UE netto
€ 3 816 743,75
Adres
RUE JEAN JAURES 68
78340 Les Clayes Sous Bois
Francja
Region
Ile-de-France Ile-de-France Yvelines
Rodzaj działalności
Private for-profit entities (excluding Higher or Secondary Education Establishments)
Linki
Koszt całkowity
€ 3 816 743,75

Uczestnicy (7)