Opis projektu DEENESFRITPL Poprawa wydajności inteligentnych zastosowań Nasze społeczeństwo jest gotowe na nową falę inteligentnych zastosowań – od robotów po urządzenia ubieralne – które będą wymagały urządzeń wbudowanych o większej inteligencji, a zarazem mniejszych kosztach energii i opóźnień. Jednak powolny cykl rozwoju układów procesorowych w porównaniu do algorytmów skutkuje efektem „loterii sprzętowej”, w której wybór algorytmów determinują dostępne platformy sprzętowe. Ten impas innowacyjny ogranicza wydajność i zawęża rynek do garstki dużych firm. Celem finansowanego przez Europejską Radę ds. Badań Naukowych projektu BINGO jest przełamanie tego impasu. Proponuje on dostosowanie heterogenicznej platformy obliczeniowej do danego obciążenia pracą sztucznej inteligencji w ciągu kilku dni poprzez szybki wybór i montaż prefabrykowanych chipletów koprocesorowych. Ten przełom umożliwi wydajne działanie nowych algorytmów. Pokaż cel projektu Ukryj cel projektu Cel The next wave of smart applications in our society will need embedded devices (robots, wearables, etc.) with increased intelligence at much reduced energy and latency cost. Compared to current embedded platforms, up to 1000x efficiency gains could be achieved through tight processor-algorithm co-optimization. However, due to the slow development cycle of processor chips (many months to years) in comparison to algorithms (hours to weeks), this co-optimization today merely boils down to selecting algorithms which run well on mature, available hardware. As these processors and their tooling have been optimized for mature algorithms, not the inherently best algorithm “wins”, but the one that happens to best fit the available “old-school” hardware platforms. This “hardware lottery” holds back innovation, severely impacts embedded AI execution efficiency, and narrows the market to a few large companies.The BINGO vision to break this innovation deadlock is to enable heterogeneous compute platform customization for a given AI workload in a matter of days (100x faster), through rapid selection and assembly of prefabricated co-processor chiplets. This needs breakthroughs in: a.) A library of embedded-AI-optimized co-processor chiplets, surpassing the SotA in terms of dataflow heterogeneity for improved efficiency (100x over CPU); and inter-operability in heterogeneous chiplet meshes on a reusable “breadboard” interposer. b.) Rapid cost models and workload schedulers for beyond-SotA heterogeneous platform customization: automatically deriving the optimal chiplet combination for an application, assemble it and deploy, all in a few days.Optimizing across the disciplines of chip design, computer architecture, scheduling, and AI fits perfectly to my expertise gained at KU Leuven, imec and Intel. It will stimulate a surge of embedded AI innovations, enable efficient execution of new algorithms, and bring the EU back at the forefront of chip design and embedded AI research. Dziedzina nauki inżynieria i technologiainżynieria elektryczna, inżynieria elektroniczna, inżynieria informatycznainżynieria elektronicznasprzęt komputerowyprocesor komputerowy Słowa kluczowe chip(let) design interposer hardware acceleration digital design edge devices machine learning edgeAI tinyML low-power processors heterogeneous multi-core Program(-y) HORIZON.1.1 - European Research Council (ERC) Main Programme Temat(-y) ERC-2022-COG - ERC CONSOLIDATOR GRANTS Zaproszenie do składania wniosków ERC-2022-COG Zobacz inne projekty w ramach tego zaproszenia System finansowania ERC - Support for frontier research (ERC) Koordynator KATHOLIEKE UNIVERSITEIT LEUVEN Wkład UE netto € 1 995 750,00 Adres Oude markt 13 3000 Leuven Belgia Zobacz na mapie Region Vlaams Gewest Prov. Vlaams-Brabant Arr. Leuven Rodzaj działalności Higher or Secondary Education Establishments Linki Kontakt z organizacją Opens in new window Strona internetowa Opens in new window Uczestnictwo w unijnych programach w zakresie badań i innowacji Opens in new window sieć współpracy HORIZON Opens in new window Środki z innych źródeł € 0,00
