Skip to main content
Przejdź do strony domowej Komisji Europejskiej (odnośnik otworzy się w nowym oknie)
polski polski
CORDIS - Wyniki badań wspieranych przez UE
CORDIS

Validation of European high capacity rad-hard FPGA and software tools

CORDIS oferuje możliwość skorzystania z odnośników do publicznie dostępnych publikacji i rezultatów projektów realizowanych w ramach programów ramowych HORYZONT.

Odnośniki do rezultatów i publikacji związanych z poszczególnymi projektami 7PR, a także odnośniki do niektórych konkretnych kategorii wyników, takich jak zbiory danych i oprogramowanie, są dynamicznie pobierane z systemu OpenAIRE .

Rezultaty

Periodic progress report 1 (odnośnik otworzy się w nowym oknie)
Report on fault injection (odnośnik otworzy się w nowym oknie)

Report on fault injection Static analysis evaluation of SEE and MCU sensitiveness Check the robustness of the FPGA by implementing a critical design, adding the new SEE monitoring function and checking them by injecting errors at HW level Analysis and recommendation of the FPGA behavior concerning in-flight usage Analyze fault injection experiments contrasted with radiation effects experiments over the same circuits

AGGA4 Portability Performance Report (odnośnik otworzy się w nowym oknie)

GNSS receiver IP portability assessment: Revision and optimization of VHDL code to match the target FPGAs and use their specific HW resources VHDL simulations to assess the integrity of the design after VHDL rework Synthesis, Place and Route the design for the target FPGAs Timing, integration and electrical performances measurement on Evaluation Board for critical functions Performance analysis, speed, area, consumption, comparison with other FPGA technologies Generate the relevant reports

Commercialization exploitation report (odnośnik otworzy się w nowym oknie)
Data package DELTA ESCC Evaluation (odnośnik otworzy się w nowym oknie)

Results on ESSC delta to QML-V qualification flow

IFFT Radix 2 and Radix 4 and Digital Down Converter (DDC) portability study (odnośnik otworzy się w nowym oknie)

IFFT Radix 2 and Radix 4 and Digital Down Converter (DDC) portability study Revision and optimization of VHDL code to match the target FPGAs and use their specific HW resources VHDL simulations to assess the integrity of the design after VHDL rework Synthesis, Place and Route the design for the target FPGAs Timing, integration and electrical performances measurement on Evaluation Board for critical functions Performance analysis, speed, area, consumption, comparison with other FPGA technologies Generate the relevant reports

Benchmark analysis for SEU mitigation driven designs (odnośnik otworzy się w nowym oknie)

Benchmark radiative tests results using Veri-Place features.

Identification of tasks and deliverables leaders report (odnośnik otworzy się w nowym oknie)
SpW/FPU/Motor CTL Portability Performance Report (odnośnik otworzy się w nowym oknie)

SpW/FPU/Motor CTL Portability Performance Report Revision and optimization of VHDL code to match the target FPGAs and use their specific HW resources VHDL simulations to assess the integrity of the design after VHDL rework Synthesis, Place and Route the design for the target FPGAs Timing, integration and electrical performances measurement on Evaluation Board for critical functions Performance analysis, speed, area, consumption, comparison with other FPGA technologies Generate the relevant reports

Systematic FPGA Functions Validation Report (odnośnik otworzy się w nowym oknie)

Report on FPGA functional testing by end-user post IP portability assessment

Final dissemination and exploitation report (odnośnik otworzy się w nowym oknie)
CGA625 Assembly Validation Plan (odnośnik otworzy się w nowym oknie)

CGA625 Assembly Validation Plan Phase 1 Manufacturing capability: PCB design, Manufacturing activities according to the agreed plan; 2 CGA625 soldering, desoldering, Qualification campaign; vibration and 500 cycles, Verification; micro sections, PCB integrity

Periodic progress report 2 (odnośnik otworzy się w nowym oknie)
Data package QML-V lot 1 qualification CQFP 352 (odnośnik otworzy się w nowym oknie)

results on QML-V lot 1 qualification flow

Periodic progress report 3 (odnośnik otworzy się w nowym oknie)

Final report

Report of the test vehicles useable for a radiation test using University of Sevilla facilities. Simulate the possible effects over the target technology. (odnośnik otworzy się w nowym oknie)

Report of the test vehicles useable for a radiation test using University of Sevilla facilities. Simulate the possible effects over the target technology.

Dissemination and exploitation progress reports 2 (odnośnik otworzy się w nowym oknie)
CGA625 Assembly Reliability Report (odnośnik otworzy się w nowym oknie)

CGA625 Assembly Reliability Report Phase 2 Verification program: PCB design, Manufacturing activities according to the agreed plan; 4 CGA625 soldering, desoldering, Qualification campaign; vibration and 1500 cycles with electrical monitoring The tests are done with normal CGA 625 FPGA and not daisy chain.

Final report (odnośnik otworzy się w nowym oknie)

Final report covering the full VEGAs activities and results achieved

Dual use report 2 (odnośnik otworzy się w nowym oknie)
Dual use report 1 (odnośnik otworzy się w nowym oknie)
Perform and reporting of radiation tests (odnośnik otworzy się w nowym oknie)

Do the radiative tests and write results report

FPGA Portability, Performance and Package Assembly Summary report (odnośnik otworzy się w nowym oknie)

FPGA Portability, Performance and Package Assembly Summary report Final report on FPGA performance and reliability

Analyze the obtained results (odnośnik otworzy się w nowym oknie)

Analyze results on fault injection + radiative test

Dissemination and exploitation plan presentation (odnośnik otworzy się w nowym oknie)
Data package characterization report (odnośnik otworzy się w nowym oknie)

Report on full characterisation under QML-V flow

Report on developed IPs (odnośnik otworzy się w nowym oknie)

IPs to be developped for NanoXmap software DSP integration with high level tools (SimuLink) DDR3 Dual clock FIFO

Dissemination and exploitation progress reports 1 (odnośnik otworzy się w nowym oknie)

Publikacje

SW-VHDL Co-Verification Environment Using Open Source Tools (odnośnik otworzy się w nowym oknie)

Autorzy: Maria Muñoz-Quijada, Luis Sanz, Hipolito Guzman-Miranda
Opublikowane w: Electronics, Numer 9/12, 2020, Strona(/y) 2104, ISSN 2079-9292
Wydawca: Electronics (MDPI)
DOI: 10.3390/electronics9122104

Fine-Grain Circuit Hardening Through VHDL Datatype Substitution (odnośnik otworzy się w nowym oknie)

Autorzy: Maria Muñoz-Quijada, Samuel Sanchez-Barea, Daniel Vela-Calderon, Hipolito Guzman-Miranda
Opublikowane w: Electronics, Numer 8/1, 2019, Strona(/y) 24, ISSN 2079-9292
Wydawca: Electronics (MDPI)
DOI: 10.3390/electronics8010024

A Virtual Device for Simulation-Based Fault Injection (odnośnik otworzy się w nowym oknie)

Autorzy: Maria Muñoz-Quijada, Luis Sanz, Hipolito Guzman-Miranda
Opublikowane w: Electronics, Numer 9/12, 2020, Strona(/y) 1989, ISSN 2079-9292
Wydawca: Electronics (MDPI)
DOI: 10.3390/electronics9121989

Fine-Grain Circuit Hardening Through VHDL Datatype Substitution

Autorzy: Maria Muñoz-Quijada, Samuel Sanchez-Barea, Daniel Vela-Calderon and Hipolito Guzman-Miranda
Opublikowane w: Radiation Tolerant Electronics, 2019
Wydawca: Paul Leroux

Harsher-than-space: Fault injection and user-based RHBD in the age of rad-tolerant and rad-hard devices

Autorzy: Hipólito Guzmán-Miranda, María Muñoz-Quijada, José R. García-Oya, Jorge Jiménez-Sánchez, Luis Sanz, Fernando Márquez-Lasso, Fernando Muñoz
Opublikowane w: 5th SEFUW (SpacE FPGA Users Workshop), 2020
Wydawca: ESA

Fault injection for space: FT-Unshades2 updates, experiences and roadmap

Autorzy: Hipólito Guzmán-Miranda, María Muñoz-Quijada, Luis Sanz
Opublikowane w: 4th SEFUW (SpacE FPGA Users Workshop), 2018
Wydawca: ESA

Wyszukiwanie danych OpenAIRE...

Podczas wyszukiwania danych OpenAIRE wystąpił błąd

Brak wyników

Moja broszura 0 0